Strukturelle Entwurfssimulation eines fortschrittlichen Hochleistungs-Busprotokolls

Derzeit sind die Probleme in der Industrie auf das Fehlen eines angemessenen Datentransfers zwischen den IP-Kernen auf dem System on Chip (SOC) zurückzuführen. In den letzten Tagen haben die Entwicklung von SOC-Chips und die wiederverwendbaren IP-Cores wegen der geringeren Kosten und der kürzeren Time-to-Market eine höhere Priorität. Dadurch wird das wichtige und sehr sensible Thema der Schnittstellen dieser IP-Cores ermöglicht. Diese Schnittstellen spielen eine wichtige Rolle im SOC und sollten wegen der Kommunikation zwischen den IP-Cores sorgfältig ausgewählt werden. Die Kommunikation zwischen den verschiedenen IP-Kernen sollte einen verlustfreien Datenfluss haben und auch für den Designer flexibel sein. Um dieses Problem zu lösen, werden die Standard-Protokollbusse verwendet, um die beiden IP-Cores miteinander zu verbinden. Hier hängt der Datenverlust von den Standards der verwendeten Protokolle ab. Die meisten IP-Cores von ARM verwenden die AMBA (Advanced Micro Controller Bus Architecture), die über AHB (Advanced High-Performance Bus) verfügt. Dieser Bus hat seine eigenen Vorteile und Flexibilität. Eine vollständige AHB-Schnittstelle wird für Bus-Master, On-Chip-Speicherblöcke, externe Speicherschnittstellen, Peripheriegeräte mit hoher Bandbreite und FIFO-Schnittstellen sowie DMA-Slave-Peripheriegeräte verwendet.