Simulación del diseño estructural del protocolo de bus avanzado de alto rendimiento

Actualmente, los problemas en las industrias se deben a la falta de transferencia de datos adecuada entre los núcleos IP en el sistema System on Chip (SOC). En los últimos tiempos, el desarrollo de chips SOC y los núcleos IP reutilizables tienen una mayor prioridad debido a su menor coste y a la reducción del periodo de Time-to-Market. Por lo tanto, esto permite una cuestión importante y muy delicada como es la interconexión de estos núcleos IP. Estas interfaces desempeñan un papel vital en el SOC y deben cuidarse debido a la comunicación entre la propiedad de los núcleos IP. La comunicación entre los diferentes núcleos IP debe tener un flujo de datos sin pérdidas y también debe ser flexible para el diseñador. Por lo tanto, para resolver este problema, se utilizan los buses de protocolo estándar para interconectar los dos núcleos IP. Aquí la pérdida de datos depende de los estándares de los protocolos utilizados. La mayoría de los núcleos IP de ARM utilizan el AMBA (Advanced Micro controller Bus Architecture) que tiene AHB (Advanced High-Performance Bus). Este bus tiene sus propias ventajas y flexibilidad. Se utiliza una interfaz AHB completa para maestros de bus, bloques de memoria en el chip, interfaces de memoria externa, periféricos de gran ancho de banda con interfaces FIFO y periféricos esclavos DMA.